DRAM Interface용 28-Gb/s PAM-4 누화 잡음 보상 회로

Abstract

본 석사학위 논문은 DRAM 인터페이스용 PAM-4 누화 잡음 보상 회로를 제안하고 있다. 대역폭은 유지하되 더 빠른 데이터 전송 속도를 위해 Duo-binary 또는 PAM-4 기술을 이용한다. PAM-4는 Duo-binary에 비해 RX 회로도 Half-rate circuit이라는 장점이 있지만 Eye opening 크기가 작아 누화 잡음에 취약하다. 이런 PAM-4 Transceiver의 장점을 유지하고 누화 잡음에 취약하다는 단점을 보완하기 위해 PAM-4 Receiver에 적용되는 누화 잡음 보상 회로를 제안하였다. 우선, RC 필터를 이용해 누화 잡음을 보상하는 회로를 추가하였다. 기존의 RC, CR 필터를 이용한 누화 잡음 보상 방법을 참고한 제안하는 누화 잡음 보상 방법은 기존의 누화 잡음 보상 방법의 부족한 부분들이 개선되었다. 그리고 PAM-4 신호 구분을 위한 Receiver 구조가 사용되었다. 본 논문에서 제안하는 PAM-4 누화 잡음 보상 회로를 HSPICE를 이용한 시뮬레이션을 통해 성능을 검증하였고 65-nm CMOS 공정을 이용하여 칩을 제작하였다. 7-cm 길이, 1-W간격의 3개의 병렬채널에 의한 누화 잡음 보상 회로를 설계하고 28-Gb/s PAM-4 신호에 대한 Post-layout Simulation에서 BER을 0.3에서 1E-4 이하까지 줄이며 누화 잡음 보상을 성공하였다. 제작된 칩은 면적이 0.052 mm2이고 공급 전압은 1.2 V가 사용되었다. 칩 측정을 이용한 누화 잡음 보상 회로 검증은 확인하지 못하였다. 측정 결과 Transmitter는 누화 잡음이 없는 단일 채널 전송 선 환경에서 Eye가 완전히 열린 10-Gb/s PAM-4 Eye 결과를 얻었다. 10-Gb/s PAM-4 신호보다 빠른 동작에서는 CLK skew에 의해 누화 잡음이 없음에도 Eye가 닫히는 결과를 얻었다. Receiver는 20-Gb/s PAM-4 신호까지 최종 출력 MSB의 BER이 < 1E-12이고 최종 출력 LSB는 동작 확인이 불가능하였다.

This thesis presents a PAM-4 crosstalk cancellation circuit for DRAM interface. A RC-filter based far-end-crosstalk compensation circuit is proposed for 28-Gb/s PAM-4 transceiver with 7-cm long micro strip line on FR4 printed circuit board. The transceiver chip designed in a 65-nm CMOS process has the energy efficiency of 1.28 pJ/b at 1.2 V supply with the active chip area of 0.052 mm2. The crosstalk compensation increased the eye opening from 0 to 35 mV and reduced the bit error rate (BER) from 0.3 to < 1E-4 according to the post layout simulation. These results demonstrate the successful operation of the proposed PAM-4 crosstalk cancellation circuit. As a result of chip measurement, TX without crosstalk opened eye up to 10-Gb/s, and RX with crosstalk achieved MSB BER < 1E-12 up to 20-Gb/s but LSB could not be checked.