Open Access System for Information Sharing

Login Library

 

Thesis
Cited 0 time in webofscience Cited 0 time in scopus
Metadata Downloads

A Convolutional-Neural-Network Feedforward Active-Noise-Cancellation System on FPGA for In-Ear Headphone

Title
A Convolutional-Neural-Network Feedforward Active-Noise-Cancellation System on FPGA for In-Ear Headphone
Authors
장영재
Date Issued
2022
Publisher
포항공과대학교
Abstract
본 박사학위 논문은 인이어 헤드폰용 컨볼루션 신경망을 이용한 피드포워드 능동형 소음 감소 시스템을 제안하고 있다. 본 논문에서는 10-레이어의 확장형 컨볼루션 모델을 제안하여 필드 프로그래머블 게이트 어레이 (Field Programmable Gate Array: FPGA)에 구현하여 성공적으로 실시간 스트리밍 동작함을 보이고 있다. 병렬 연산을 효과적으로 수행할 수 있는 16x16 시스토릭 어레이 (systolic array)를 사용하여 모델 연산 시간을 효과적으로 빠르게 할 수 있었다. 시스템은 120 MHz 클럭을 시스템 클럭으로 사용하며, 시스템의 지연 시간은 170.6 μs으로 측정되었다. 제안하는 컨볼루션 신경망 모델은 3,232개의 파라미터를 사용하고 있다. 기존의 FxLMS 알고리즘을 이용한 피드포워드 능동형 감소 시스템은 유한한 탭수의 계수를 갖는 FIR 필터가 주로 컨트롤 필터로 사용되고 있다. 피드포워드 능동형 감소 시스템에서는 두 가지 마이크로폰 (레퍼런스, 에러)을 사용하고, 레퍼런스 마이크로폰에서 수신한 노이즈 신호가 컨트롤 필터와 하나의 스피커를 지나서 안티 노이즈 신호를 생성한다. 시스템은 생성된 안티 노이즈 신호가 프라이머리 노이즈 신호와 음향학적으로 중첩의 원리에 의해 상쇄되어 에러 마이크로폰의 위치에서 유입된 노이즈가 최소화되는 것을 목적으로 한다. 이 때, 성능 확보를 위해서는 세컨더리 경로인 레퍼런스 마이크로폰에서부터 회로를 지나면서 생기는 전기적인 지연 시간과 스피커를 지나 에러 마이크로폰까지 도달하는 음향 진행 시간의 합 (세컨더리 경로 지연 시간)이 프라이머리 경로인 레퍼런스 마이크로폰에서 에러 마이크로폰까지의 음향 진행 시간 (프라이머리 경로 지연 시간)보다 짧아야 한다는 인과성 제약을 만족하여야 한다. 인이어 헤드폰은 구조적으로 작은 크기로 인해서, 음향 진행 시간이 짧기 때문에 인과성 제약을 만족하는 것이 어렵고, 특히 90도 방향에서 노이즈가 유입되는 경우에는 인과성 제약을 만족하지 못한다. 인과성 제약이 만족되지 않은 상황에서, 컨트롤 필터는 유한한 탭 수만큼의 과거 샘플을 이용하여 미래 상황을 예측해야 하기 때문에 성능의 감쇄가 발생한다. 본 논문에서는 인이어 헤드폰용 피드포워드 농동형 감소 시스템에서 인과성 제약이 위반된 상황에서도 성능을 보장하기 위해 확장형 컨볼루션을 이용하여 327 ms의 넓은 입력 수용 영역을 확보하여 미래 상황을 예측하도록 하였다. 0 ∼ 2000 Hz로 주파수 밴드가 제한된 핑크 노이즈를 0도와 90도의 방향에서 각각 인가하여 측정하였다. 측정 결과는 각각 14.8 dB 와 14.3 dB의 전체 노이즈 파워 감쇄 성능을 보였고, 두가지 방향에서 모두 2000 Hz 주파수 영역까지 노이즈 감쇄를 이루어 내었다. 이러한 성능 결과는 기존의 FxLMS 알고리즘을 이용한 피드포워드 능동형 감소 시스템의 결과보다 우수한 성능을 보이고 있다.
A real-time streaming feedforward active-noise-cancellation (ANC) system for in-ear headphone was demonstrated in a real application scenario by implementing a 10-layer dilated convolutional-neural-network (CNN) on a field programmable gate array (FPGA). A 16 x 16 systolic array was used in the FPGA to speed up the model computation. The system latency was 170.6 μs at the system clock frequency of 120 MHz. The CNN model used 3,232 parameters. Because of the large input receptive field of 327 ms, this work achieved total power reduction of 14.8 dB and 14.3 dB at noise incident direction of 0° and 90° respectively, and the noise attenuation band width was 2000 Hz at both angles: all results were superior to those of the conventional FxLMS algorithm.
URI
http://postech.dcollection.net/common/orgView/200000632302
https://oasis.postech.ac.kr/handle/2014.oak/117441
Article Type
Thesis
Files in This Item:
There are no files associated with this item.

qr_code

  • mendeley

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

Views & Downloads

Browse