초음파 영상 시스템을 위한 8채널 디지털 빔포머

Abstract

본 연구에서는 초음파 영상 시스템을 위한 8-채널 빔포머 회로를 개발하였다. 초음파 영상은 안전하고, 실시간 속성을 가지며 타 이미징 방법에 비해 저렴하기 때문에 여러 의학 분야에서 진단 도구로 유용하게 사용되고 있다. 이미징에 이용하는 채널 개수를 늘릴수록 최종 영상의 선명도가 향상되는 특성이 있다. 또한, 여러 채널로3D 혹은 4D 이미징을 하거나 채널들의 다양한 조합으로 기존에 서로 다른 기능을 하는 트랜스듀서들을 하나로 통합하는 새로운 형태의 응용이 나타나고 있다. 빔포머 회로는 초음파 영상 시스템에서 동시에 처리 가능한 채널 개수를 늘리는 데에 필요한 핵심 구성 요소다. 빔포머 회로는 각기 다른 지연을 가지는 채널 별 수신 에코 신호들을 시간 도메인에서 정렬하고 합해줌으로써 신호 대비 노이즈 비율(SNR)을 높여준다. 본 논문에서 제안된 8채널 디지털 빔포머는 최소한의 하드웨어와 낮은 전력 소모를 목표로 설계되었으며, 64 채널 하이브리드 빔포머의 한 부분으로서 개발되었다. 개발 대상 플랫폼은 위상 배열 트랜스듀서 (Phased array transducer)이다. 위상 배열 트랜스듀서는 크기가 작으면서도 시야 범위가 넓어서 심장 혹은 신체 깊은 곳을 이미징할 때 유용하게 쓰이는 트랜스듀서 형태다. 위상 배열 트랜스듀서에 의한 채널들의 지연 프로파일은 다른 트랜스듀서들에 비해 복잡하고 규칙성을 찾기 어렵다. 본 연구에서는 우선적으로 지연 프로파일을 매트랩으로 계산해서 그 특성을 파악했다. 다음, 복잡한 지연 프로필을 처리하기 위한 빔포머의 목표 성능 항목들을 정리했다. 3 단 구조와 건너뛰기 신호(“skip signal”)란 제어 신호 체계를 도입해 하드웨어적인 면과 전력 소모 측면에서 효율적인 디지털 빔포머를 성공적으로 개발하였다. 제안된 회로는 Verilog RTL 코드로 개발되었으며, 자동 로직 합성 및 위치/연결 소프트웨어를 사용하여 0.13 μm CMOS 공정으로 실제 회로를 구현했다. 포스트 레이아웃 정적 타이밍 분석(static timing analysis)과 Verilog 시뮬레이션을 통해 구현된 회로의 동작을 성공적으로 검증했다. 본 연구 결과는 여러 채널 초음파 기기 혹은 휴대용 초음파 기기에 응용할 수 있으며, 각 초음파 영상 시스템의 성능 개선에 기여할 것으로 기대된다.

This thesis presents an 8-channel digital beamformer for application in ultrasound imaging systems. Ultrasound imaging is a popular diagnostic tool applied in many fields of medicine, due to its non-invasiveness, safety, real-time properties and cost-effectiveness. Increasing the number of channels used for imaging improves the clarity and opens new applications, such as 3D/4D imaging and multi-functional probes. The beamformer is a critical component in increasing the simultaneous channel processing capabilities of an ultrasound imaging system. Its role is to align received echo signals in the time domain and sum them into a single signal with improved signal to noise ratio. The proposed 8-channel digital beamformer was designed as part of a 64-channel hybrid beamformer circuit, with focus on minimal hardware and low power consumption. The target platform is a phased array transducer, which is the preferred type of transducer for cardiac imaging. First, the delay profiles of the phased array transducer were calculated and characteristics were identified. Next, target beamformer specifications were formulated based on the delay profile analysis. A 3-stage cascaded architecture and an arbitration signal called the “skip signal” were employed to realize a hardware and power efficient digital beamformer. The proposed circuit was developed using Verilog RTL code, and implemented in 0.13 μm CMOS process using automated logic synthesis and place & route software. Post-layout static timing analysis and functional simulation results verify the operation of the implemented circuit. The results of this research can be applied to beamformer circuits targeting many-channel or portable ultrasound applications.