고유전율 절연막/금속게이트 Si-MOSFETs의 트랩 측정에 관한 연구

Abstract

Hafnium기반의 높은 유전율을 가지는 (high-k) 유전체와 금속 게이트가 게이트 터널링 전류 억제를 위하여 성공적으로 적용되기 시작하면서, 신뢰성 문제는 high-k의 높은 트랩 밀도 때문에 이슈가 되어 왔다. High-k 유전체의 신뢰성을 이해하기 위하여, 그 안의 트랩의 에너지, 공간적 분포를 알아내는 것이 중요하다.트랩의 공간, 에너지 분포를 알아내기 위하여, 여러가지 방법들이 연구되어 왔다. 그중에서, quasi-static C-V, conductance, Terman method, Gray-Brown method, Jenq technique, 그리고 deep level transient spectroscopy (DLTS)는 게이트의 전기 용량의 왜곡을 이용한다. 이러한 트랩에 의한 전기 용량의 왜곡은 얇은 절연막 하에서는 상대적으로 줄어들기 때문에 나노 크기의 소자에서는 신뢰하기가 힘들다. 그리고 이 방법들은 유전체 내부의 트랩의 분포를 알려줄 수 없다.Charge pumping은 전하 용량의 측정을 통하지 않고, 측정된 전류에서 바로 트랩의 밀도를 얻어낸다. 또한, 이 방법은 유전체 내부의 트랩 분포를 알아낼 수 있는 방법을 제공한다. 그러나, 신뢰할 수 있는 정보를 얻기 위하여 충분히 큰 크기의 소자가 필요하며, 높은 측정 주파수를 요구하여 유전체 내부를 측정할 수 있는 깊이가 그다지 깊지 않다. 새로운 측정 방법으로 Vandamme는 1/f noise와 결정의 질의 연관성을 언급하였으며, 이러한 연관성을 이용하여 이 noise를 소자 진단의 도구로서 이용할 수 있다. 이러한 저주파 잡음은 작은 소자에 적합하며 또한 유전체 깊은 곳에 trap을 측정할 수 있어, 현재 trap 분포를 측정하는 중요한 도구로 이용되고 있다. High-k 소자에서 multi stack unified noise (MSUN) 모델은 현재 가장 정확하며 잘 정의된 물리적 모델이다. 이 모델에서는 트랩의 에너지,공간 분포와 이중 유전체 구조가 고려되었다. 그러나 여러 다른 물리적 두께를 가지는 유전체에서 추출된 트랩의 분포는 서로 연관성을 보여주지 못하였으며, 두꺼운 interfacial layer를 가지는 소자에서 실제의 트랩의 분포라고 생각되어지기 힘들다. 이러한 문제는 이 저주파 잡음 모델이 실제의 포텐셜 분포를 고려하지 않고, 기존의 간단한 모델을 사용하였기 때문이다. 이 연구에서는, 경사가 진 포텐셜 분포를 고려한 새로운 저주파 잡음 모델을 개발하였다. 이 모델에서 trapping time constant는 게이트 전위와 절연막 두께의 함수이다. SiO2/HfO2의 게이트 스텍을 가지는 다양한 소자에서 측정된 결과는 이 모델의 예측과 정확히 일치 하였다.

Since hafnium based high-k dielectrics with metal gate has been successfully implemented to minimize gate-dielectric leakage current, reliability properties have been issued due to the relatively high dielectric trap density. To understand reliability characteristics of high-k dielectric, it is important to know the spatial and energy distribution of trap. To know the spatial and energy distribution of trap, various methods are developed. Among them, the trap profiling methods like quasi-static C-V, conductance, Terman method, Gray-Brown method , Jenq technique, and deep level transient spectroscopy (DLTS) use a capacitance distortion. The distortion is reduced in thin gate oxides. Therefore, these methods are questionable for nano-scale device. Moreover, they do not give the information about the bulk traps profile.The charge pumping method is not using the capacitance measurement and directly derives the trap density from measured current. Moreover, charge pumping method provides the depth probing technique for bulk trap distribution. However, to acquire reliable data, the device size is sufficiently large to measure pumping current and the probing depth is limited by measurable frequency.As a new diagnostic tool, Vandamme mentioned that 1/f noise and the crystal quality has a relation and, using them, 1/f noise can be used as a diagnostic tool for device characteristics. The low frequency noise method now becomes an important tool for profiling trap because it is appropriate for a scaled device and its probing depth is deeper than a charge pumping. For high-k devices, multi stack unified noise (MSUN) model is known as the accurate and well defined physical model. In MSUN model, the spatial and energy distribution of trap density and multi-layer structure of gate-stack are considered. However, extracted parameters from various gate-stacks do not show consistency and actual trap profile in the dielectrics with thick interfacial layer. This problem is originated from the simple square potential barrier approximation in the low frequency model. In this study, we developed a new low frequency noise model with the actual sloped dielectric potential. In this model, the trapping time constant is a function of gate bias and gate stack thickness. The noise data obtained from SiO2/HfO2 double stack gate dielectric devices with various layer thicknesses are successfully matched with our new model.