Thesis
Cited 0 time in 
Cited 0 time in 
Cited 0 time in
Metadata Downloads
고속 DRAM 인터페이스용 PCB 전송선 모델링: 병렬 전송선의 SPICE LRGC 파라미터 추출 및 서펜타인 가드 트레이스를 이용한 수신단 누화 잡음 감소방안
- Title
- 고속 DRAM 인터페이스용 PCB 전송선 모델링: 병렬 전송선의 SPICE LRGC 파라미터 추출 및 서펜타인 가드 트레이스를 이용한 수신단 누화 잡음 감소방안
- Authors
- 이현배
- Date Issued
- 2006
- Publisher
- 포항공과대학교
- URI
- http://postech.dcollection.net/jsp/common/DcLoOrgPer.jsp?sItemId=000001907658
https://oasis.postech.ac.kr/handle/2014.oak/7876
- Article Type
- Thesis
- Files in This Item:
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.